|
USB-FPGA-Modul 2.12:
|
Blockdiagramm
Schaltplan |
Änderung | Portierungs-Empfehlung |
Signale an den EZ-USB FX2-Pins PC7 und PB0 vertauscht. DIN vom Flash ist jetzt an PB0 . |
FPGA-Bälle K17 ⟷ M16 in der Constraint-Datei vertauschen |
Signale an den EZ-USB FX2-Pins PC4 und PB1 vertausche. DOUT vom Flash ist jetzt an PB1 . |
FPGA-Bälle K18 ⟷ L16 in der Constraint-Datei vertauschen |
Kein MAC-EEPROM | Eindeutige, nicht löschbare ID (welche standardmäßig zum Erzeugen einer Seriennummer verwendet wird) wird jetzt aus dem Flash-Speicher gelesen. Konfigurations-Daten werden im letzten Sektor der des Firmware-EEPROM gespeichert. Diese Änderungen werden automatisch von der neuen Firmware berücksichtigt. |
Flash-Speicher und FX2 GPIF/FIFO-Interface können nicht gleichzeitig genutzt werden. |
Zusammenfassend, lauten die Anweisungen zur Portierung von USB-FPGA-Modulen 2.13 wie folgt:
IDENTITY_UFM_2_13(10.17.0.0,0);
" wird durch "IDENTITY_UFM_2_12(10.43.0.0,0);
" ersetzt)
Bei Verwendung der Default-Firmware muss nur die neue (vorinstallierte) Firmware verwendet werden.
K17 ⟷ M16
und K18 ⟷ L16
und Bitstream neu generieren. (Sollen die Pins nicht genutzt werden, kann der alte Bitstream ohne Veränderungen verwendet werden.)
Variante | FPGA | Speedgrade (größer bedeutet schneller) |
Temperatur-Bereich | Status |
USB-FPGA-Modul 2.12a | XC7A15T | 1C | 0-70°C | Verfügbar auf Anfrage. (Mindestbestellmenge >100, lange Lieferzeit) |
USB-FPGA-Modul 2.12b | XC7A50T | 1C | 0-70°C | Lagertyp. Ersetzt USB-FPGA-Modul 2.13a. to the Shop |
USB-FPGA-Modul 2.12c | XC7A50T | ? | ? | In Zukunft möglicher Ersatz für USB-FPGA Module 2.13b(2) in future. |
Alle Varianten werden von den kostenlosen Vivado-Webpack-Versionen unterstützt.
Die folgende Zeichnung zeigt die Maße sowie die Lage der beschriebenen Elemente.
Klicken sie auf das Bild für eine größere Version oder laden Sie die PDF-Version herunter.
USB-FPGA Module 2.12 haben keine Montage-Löcher da sie i.d.R. auf eine Anwendungs-Schaltung gesteckt werden. Alternativ dazu kann auch eine der Zusatzkarten als Montage-Adapter verwendet werden.
JP1 | I2C-Adresse |
offen | 0xA2 |
geschlossen | 0xAA |
JP1 wird verwendet um um zu verhindern, dass die Firmware aus dem EEPROM geladen wird. Der EZ-USB FX2 Mikrocontroller sucht die Firmware an der I2C-Adresse 0xA2 (JP1 offen) und bootet mit einer internen Firmware falls keine gültigen Daten an dieser Adresse gefunden werden (Jumper geschlossen).
JP1 hat einen nicht verbundenen Pin der zum Parken des Jumpers genutzt werden kann. Die folgenden Bilder zeigen alle möglichen Jumper-Positionen:
JP1 offen | JP1 geschlossen |
LED1 | FPGA |
an | unkonfiguriert |
aus | konfiguriert |
Für die meisten Anwendungen (insbesondere wenn der Speicher verwendet wird) garantiert der USB-Standard nicht genügend Strom um USB-FPGA Module 2.12 zu versorgen. Nichtsdestotrotz kann das FPGA-Board vom USB versorgt werden indem der optionale 0 Ω Widerstand R102 (Gehäuse 0805) installiert wird (Unterseite unter USB-Buchse, siehe Zeichnung). In diesem Fall muss sichergestellt sein, dass keine zweite Stromversorgung an CON3 oder die Pins A1 and B1 des externen I/O-Verbinders angeschlossen ist.
Zusätzliche Taktsignale können an die MRCC and SRCC-Pins des I/O-Steckverbinders angeschlossen werden. (Diese Pins sind als differentielle Paare organisiert, z.B. L12P_T1_MRCC_35 und L12N_T1_MRCC_35. Single-ended Takte müssen an das positive Pin angeschlossen werden z.B. L12P_T1_MRCC_35.)
In den meisten Fällen sind die Onboard-Taktquellen ausreichend.
Weitere Information über die Verwendung des Flash-Speichers für die FPGA-Konfiguration befinden sich auf der ZTEX Wiki.
Bei USB-FPGA-Modulen 2.12 sind alle 100 I/O's belegt und haben eine variable I/O-Spannung. Die I/O-Spannung ist VCCO_AB für die Reihen A und B und VCCO_CD für die Reihen C und D. Werksseitig sind VCCO_AB und VCCO_CD über die 0Ω Widerstände R8 bzw. R9 mit 3.3V verbunden. Somit sind diese Pins 3.3V Ausgänge. (Das ist das Standard-Verhalten aller FPGA-Boards der Serie 2). Wird eine andere I/O-Spannung benötigt, können R8 und/oder R9 ausgelötet werden und VCCO_AB bzw. VCCO_CD als Spannungs-Eingang verwendet werden.
JTAGDas FPGA kann entweder über USB oder über JTAG konfiguriert werden. Die JTAG-Signale stehen auf dem externen I/O-Steckverbinder zur Verfügung, JTAG Steckverbinder auf den meisten Zusatzkarten. Optional kann auch eine 14 Pin-Steckverbinder an der Seite (CON5) installiert werden. (Werksseitig wird dieser aus Platzgründen weggelassen.) Der passende Steckverbinder ist im Shop erhältlich.Batterie-OptionFalls Bitstream-Verschlüsselung benötigt wird, kann eine standardisierte 3V Lithium-Batterie mit einem Rastermaß von 10×3mm installiert werden. Desweiteren müssen zwei 0805 SMD-Widerstände eingelötet werden, R100: 5,6 MΩ und R101: 3,3 MΩ. Unter Berücksichtigung der Selbstentladung sollte die Lebensdauer der Batterie mindestens 10 Jahre betragen.Mit der Batterie kann das FPGA einen Schlüssel für die Bitstream-Entschlüsselung in einem speziellen Speicher halten. Dieser Schlüssel wird mittels JTAG geladen. Um Schaden zu vermeiden muss R100 vor dem Einlöten der Batterie installiert werden. Auch sollte darauf geachtet werden, dass die Batterie später nicht kurzgeschlossen werden kann, da durch den Spannungsabfall der Speicherinhalt verloren ginge. Das Bild auf der Seite zeigt ein USB-FPGA-Modul 2.12 mit installierter Batterie, R100 und R101 und JTAG-Steckverbinder CON5. FPGA-Boards mit werksseitig installierten Batterie-Komponenten und/oder JTAG ist auf Anfrage erhältlich. Eine Anleitung zur Bitstream-Verschlüsselung befindet sich auf der Wiki. |
Klicken Sie auf die Bilder für eine vergrößerte Darstellung.
Oberseite des USB-FPGA-Moduls 2.12b mit Artix 7 FPGA XC7A35T. |
Unterseite des USB-FPGA-Moduls 2.12. |