![]()
|
USB-FPGA-Modul 2.16:
|
Blockdiagramm
Schaltplan |
![]() |
Variante | FPGA | Speedgrade (größer bedeutet schneller) |
FPGA-Temperatur | Verfügbarkeit |
USB-FPGA-Modul 2.16a | XC7A100T | 2C | 0-85°C | Auf Anfrage (kein Lagertyp) |
USB-FPGA-Modul 2.16b | XC7A200T | 2C | 0-85°C | Durch schnellere und voll kompatible Variante 2.16b2 ersetzt. Restbestände im Shop |
USB-FPGA-Modul 2.16b2 | XC7A200T | 3E | 0-100°C | Lagertyp, zum Shop |
Alle Varianten werden von den kostenlosen Vivado- und ISE-Webpack-Versionen unterstützt.
Die folgende Zeichnung zeigt die Maße sowie die Lage der beschriebenen Elemente.
Klicken sie auf das Bild für eine größere Version oder laden Sie die PDF-Version herunter.
Das FPGA-Board hat keine Montage-Löcher da es i.d.R. auf eine Anwendungs-Schaltung gesteckt wird. Ist diese nicht vorhanden, z.B. falls das FPGA-Board als Co-Prozessor-Karte genutzt wird, kann eine der Zusatzkarten als Montage-Adapter verwendet werden.
JP1 | I2C-Adresse |
offen | 0xA2 |
geschlossen | 0xAA |
Der EZ-USB FX2 Mikrocontroller sucht die Firmware an der Adresse 0xA2, welches die Standard-Adresse ist (Jumper offen).
Der Hauptzweck des Jumpers ist die Unterdrückung des Bootens der firmware vom EEPROM. Falls z.B. der EEPROM mit einer defekten Firmware programmiert wurde, kann der Mikrocontroller mit der internen Standard-Firmware gestartet werden, falls JP1 während des Einschaltens geschlossen ist.
JP1 hat einen nicht verbundenen Pin der zum Parken des Jumpers genutzt werden kann. Die folgenden Bilder zeigen alle möglichen Jumper-Positionen:
![]() ![]() |
![]() |
JP1 offen | JP1 geschlossen |
LED1 | FPGA |
an | unkonfiguriert |
aus | konfiguriert |
Die gültige Versorgungsspannung beträgt 5 V bis 16 V. Ist ein Lüfter mit CON4 verbunden, sollte die Eingangsspannung ca. 12V betragen.
Zusätzliche Taktsignale können an die MRCC and SRCC-Pins des I/O-Steckverbinders angeschlossen werden. (Diese Pins sind als differentielle Paare organisiert, z.B. L12P_T1_MRCC_35 und L12N_T1_MRCC_35. Single-ended Takte müssen an das positive Pin angeschlossen werden z.B. L12P_T1_MRCC_35.)
In den meisten Fällen sind die Onboard-Taktquellen ausreichend.
Das CPLD kontrolliert auch den Zugriff auf den Flash-Speicher und die Konfiguration-Pins des FPGA's, welche von unterschiedliche Konfigurations-Quellen benötigt werden. Die folgende Tabelle gibt einen Überblick über die Zugriffs- und Konfigurations-Modi. Die Konfiguration-Modus-Pins CM1:CM0 des CPLD werden vom FX2 gesteuert. Sie besitzen einen internen Pull-Up-Widerstand sodass der Standard-Modus beim Starten des FX2 1:1 ist. M2:M1:M0 sind die Modus-Pins des FPGA welche vom werden vom CPLD gesteuert werden.
CM1:CM0 | M2:M1:M0 | CCLK gesteuert von: | Konfigurations-quelle | Zugriff auf Flash-Speicher vom: |
1:1 | 1:0:1 | - | nur JTAG | FX2 |
1:0 | 1:1:0 | FX2:CTL5 | USB (High-Speed-Modus, bis 24 MByte/s) oder JTAG | - |
0:1 | 1:1:0 | FX2:PC6 | USB (Low-Speed-Modus, ca. 1 MByte/s) oder JTAG | - |
0:0 | 0:0:1 | FPGA | Flash (bis to 16.5 MByte/s) oder JTAG | FPGA (und FX2 nach erfolgreicher Konfiguration) |
Diese Tabelle ist nur eine kurze Zusammenfassung, da alle Konfigurations-Angelegenheiten automatisch von der Firmware und vom werksseitig programmierten CPLD gehandhabt werden. Interessierte Nutzer werden auf den Schaltplan und das CPLD-Datenpaket usb-fpga-2.13-2.16-cpld.zip verwiesen, welches die Quelldateien und die jed-Datei zum Programmieren des CPLD's via JTAG beinhaltet.
Weitere Information über die Verwendung des Flash-Speichers für die FPGA-Konfiguration befinden sich auf der ZTEX Wiki.
Bei USB-FPGA-Modulen 2.16 sind alle 100 I/O's belegt und haben eine variable I/O-Spannung. Die I/O-Spannung ist VCCO_AB für die Reihen A und B und VCCO_CD für die Reihen C und D. Werksseitig sind VCCO_AB und VCCO_CD über die 0Ω Widerstände R8 bzw. R9 mit 3.3V verbunden. Somit sind diese Pins 3.3V Ausgänge. (Das ist das Standard-Verhalten aller FPGA-Boards der Serie 2). Wird eine andere I/O-Spannung benötigt, können R8 und/oder R9 ausgelötet werden und VCCO_AB bzw. VCCO_CD als Spannungs-Eingang verwendet werden.
CON4 ist ein Standard-Lüfteranschluss mit 3 Pins für aktive Kühler. Bei Benutzung sollte die Eingangsspannung zwischen 9V und 13V liegen.
USB-FPGA-Module 2.16 werden mit einem Kühlerkit geliefert welches aus folgenden Teilen besteht:
JTAGDas FPGA kann entweder über USB oder über JTAG konfiguriert werden. Die JTAG-Signale stehen auf dem externen I/O-Steckverbinder zur Verfügung, JTAG Steckverbinder auf den meisten Zusatzkarten. Optional kann auch eine 14 Pin-Steckverbinder an der Seite (CON5) installiert werden. (Werksseitig wird dieser aus Platzgründen weggelassen.) Der passende Steckverbinder ist im Shop erhältlich. Das JTAG-Interface kann auch zum Neu-Programmieren des CPLD genutzt werden. Batterie-OptionFalls Bitstream-Verschlüsselung benötigt wird, kann eine standardisierte 3V Lithium-Batterie mit einem Rastermaß von 10×3mm installiert werden. Desweiteren müssen zwei 0805 SMD-Widerstände eingelötet werden, R17: 5,6 MΩ und R18: 3,3 MΩ. Unter Berücksichtigung der Selbstentladung sollte die Lebensdauer der Batterie mindestens 10 Jahre betragen.Um Schaden zu vermeiden muss R17 vor dem Einlöten der Batterie installiert werden. Mit der Batterie kann das FPGA einen Schlüssel für die Bitstream-Entschlüsselung in speziellen Speicher halten. Dieser Schlüssel mus mittels JTAG geladen werden. Das Bild auf der Seite zeigt ein USB-FPGA-Modul 2.16 mit installierter Batterie, R17 und R18 und JTAG-Steckverbinder CON5. FPGA-Boards mit werksseitig installierten Batterie-Komponenten und/oder JTAG ist auf Anfrage erhältlich. Eine Anleitung zur Bitstream-Verschlüsselung befindet sich auf der Wiki. |
![]() |
Klicken Sie auf die Bilder für eine größere Version.
![]() Oberseite USB-FPGA-Moduls 2.16b mit des Artix 7 XC7A200T. |
![]() Unterseite USB-FPGA-Moduls mit des Artix 7 XC7A200T. |
![]() USB-FPGA-Modul 2.16 mit passivem (oben) und aktivem (unten) Kühler. Beide Kühlkörper gehören zum Lieferumfang des FPGA-Boards. |