![]()
|
USB-FPGA-Modul 2.04:
|
Blockdiagramm
Schaltplan |
![]() |
Variante | FPGA | Speedgrade (größer bedeutet schneller) |
Verfügbarkeit |
USB-FPGA-Modul 2.04a | XC6SLX9 | 2C | Nicht verfügbar |
USB-FPGA-Modul 2.04b | XC6SLX16 | 2C | Ausverkauft. Wird wegen Marktsituation (>5 Jahre Lieferzeit des FPGA) nicht weiter produziert. |
USB-FPGA-Modul 2.04c | XC6SLX16 | 2C | Nicht Verfügbar |
All Varianten werden von den kostenlosen ISE-Webpack-Versionen unterstützt.
Die folgende Zeichnung zeigt die Maße sowie die Lage der im Folgenden beschriebenen Komponenten.
Klicken sie auf das Bild für eine größere Version oder laden Sie die PDF-Version herunter.
USB-FPGA Module 2.04 haben keine Montage-Löcher da sie i.d.R. auf eine Anwendungs-Schaltung gesteckt werden. Alternativ dazu kann auch eine der Zusatzkarten als Montage-Adapter verwendet werden.
JP1 | I2C-Adresse |
offen | 0xA2 |
geschlossen | 0xAA |
JP1 wird verwendet um um zu verhindern, dass die Firmware aus dem EEPROM geladen wird. Der EZ-USB FX2 Mikrocontroller sucht die Firmware an der I2C-Adresse 0xA2 (JP1 offen) und bootet mit einer internen Firmware falls keine gültigen Daten an dieser Adresse gefunden werden (Jumper geschlossen).
JP1 hat einen nicht verbundenen Pin der zum Parken des Jumpers genutzt werden kann. Die folgenden Bilder zeigen alle möglichen Jumper-Positionen:
![]() ![]() |
![]() |
JP1 offen | JP1 geschlossen |
LED1 | FPGA |
an | unkonfiguriert |
aus | konfiguriert |
Für Anwendungen, die den Speicher bei voller Geschwindigkeit nutzen, garantiert der USB-Standard nicht genügend Strom um USB-FPGA Module 2.04 zu versorgen. Nichtsdestotrotz kann das FPGA-Board vom USB versorgt werden indem der optionale 0 Ω Widerstand R100 (Gehäuse 0805) installiert wird (Unterseite unter USB-Buchse, siehe Zeichnung). In diesem Fall muss sichergestellt sein, dass keine zweite Stromversorgung an CON3 oder die Pins A1 and B1 des externen I/O-Verbinders angeschlossen ist.
Zusätzliche Taktsignale können an die GCLK-Pins des I/O-Steckverbinders angeschlossen werden.
In den meisten Fällen sind die Onboard-Taktquellen ausreichend.
Die maximale Konfigurations-Geschwindigkeit beträgt 6,5 MByte/s und wird bei einer SPI-Geschwindigkeit von 26MHz und SPI-Busbreite von 2 Bit erreicht (Bitgen-Einstellungen -g ConfigRate:26 -g SPI_buswidth:2). Der Bitstream kann mittels des SDK via USB (bequemste Möglichkeit) oder indirekt via JTAG mittels der Xilinx-Tools geschrieben werden, siehe ZTEX Wiki
Wird de Flash-Speicher nicht verwendet (CS-Signal auf 1), können die anderen drei SPI-Pins (DIN, CLK and DOUT) als GPIO's verwendet werden.
Bei USB-FPGA-Modulen 2.04 sind nur 88 der 100 GPIO-Pins des I/O-Verbinders and das FPGA angeschlossen. Die verbleibenden 12 Pins sind mit Port E (6 Pins) und an SIO-Signale (6 Pins) des EZ-USB FX2 Mikrocontrollers verbunden.
40 FPGA-GPIO-Pins der Reihen A und B haben die variable I/O-Spannung VCCO_AB. Die I/O-Spannung aller verbleibenden Pins ist 3,3V. Werksseitig ist VCCO_AB über den 0Ω Widerstand R8 mit 3.3V verbunden und ist somit ein 3.3V-Ausgang. (Das ist das Standard-Verhalten aller FPGA-Boards der Serie 2). Wird eine andere I/O-Spannung benötigt, kann R8 ausgelötet werden und VCCO_AB als Spannungs-Eingang verwendet werden. (Die VCCO_CD-Pins des I/O Verbinders sind fest mit 3,3V verbunden.)
Weitere Details befinden sich in der Pinbelegungs-Tabelle im Gnumeric- und Excel-Format.
Das FPGA kann entweder über USB oder über JTAG konfiguriert werden. Die JTAG-Signale stehen auf dem externen I/O-Steckverbinder zur Verfügung, JTAG Steckverbinder auf den meisten Zusatzkarten.
Klicken Sie auf die Bilder für eine vergrößerte Darstellung.
![]() Oberseite des USB-FPGA-Moduls 2.04b mit Spartan 6 XC6SLX16. |
![]() Unterseite des USB-FPGA-Moduls 2.04. |