ZTEX

 
Produkte
FPGA-Board Serie 2
  USB-FPGA-Modul 2.16
  USB-FPGA-Modul 2.13
  USB-FPGA-Modul 2.04
  USB-FPGA-Modul 2.01
  FPGA-Modul 2.00
  Debug-Board
  Serie 1-Adapter
  Cluster-Board
  FX3-Vorschau
FPGA-Board Serie 1
  USB-FPGA-Modul 1.11
  USB-FPGA-Modul 1.15
  USB-FPGA-Modul 1.15x
  USB-FPGA-Modul 1.15y
  Experimentierboard 1.3
  Experimentierboard 1.2
  Analog-Experimentierboard  
  Stromversorgungs-Modul  
  Referenz-Designs
Mikrocontroller Boards
  USB-XMEGA-Modul
Zum ZTEX Shop ZTEX Shop
 SDK und Beispiele 
  Übersicht
  Dokumentation
  Downloads
  Beispiel
  Versions-Geschichte
  ZTEX Wiki
 
  BTCMiner - Bitcoin-Miner
OS Rabattprogramm
 
Downloads
 
Kontakt
Impressum
AGB
RoHS
 

Twitter Google+
    Hauptseite / Produkte         SDK    
    Zum ZTEX Shop Shop   
    Wiki / Foren         Downloads    
    deutsch     englisch    

USB-FPGA-Modul 1.15y:
Quad-Spartan LX150 FPGA-Board mit USB 2.0-Mikrocontroller

Zum ZTEX Shop Zum Shop

Das USB-FPGA-Modul 1.15y beinhaltet vier Spartan 6 XC6SLX150 FPGA's, On-Board Schaltregler und einen USB-Controller. Es ist für Berechnungen optimiert welche wenig Bandbreite und Speicher benötigen. Das FPGA-Board kann zum Bau kostengünstiger FPGA-Cluster mittels Standard-Komponenten verwendet werden.

Inhaltsverzeichnis

Blockdiagramm
Eigenschaften
Anwendungen
SDK, Beispiele, Tutorials
Funktions-Beschreibung
    FPGA-Konfiguration
    EEPROM-Adresse: JP1
    FPGA Status: LED1-4
    Externe Stromversorgung: CON2, CON3
    Konfigurations-Beschleuniger- und Taktverteiler-CPLD
    FPGA-JTAG (CON4)
    Taktquellen
    Kühlkörper
    Liste der Verbindungen
Bilder

Zusätzliche Ressourcen

Schaltplan (rev. 1, PDF)
Schaltplan (rev. 2, PDF)
Liste der Verbindungen im Gnumeric- oder Excel-Format
Quelldateien und jed-Datei für das Konfigurations-Booster-CPLD
BTCMiner: Bitcoin-Mining-Software
[externer Link] Datenblätter der Xilinx Spartan 6 Familie von der Xilinx Homepage
[externer Link] Cypress CY7C68013A/14A Datenblatt von der Cypress Homepage
[externer Link] "EZ-USB FX2 Technical Reference Manual" von der Cypress Homepage

Quad-FPGA-Cluster-USB-FPGA-Board 1.15y mit Spartan 6 XC6SLX150 für kryptographische Berechnungen

Blockdiagramm

Blockdiagramm des Quad-Spartan 6 XC6SLX150 USB-FPGA-Moduls 1.15y für kryptographische Berechnungen und FPGA-Cluster

Eigenschaften

  • Vier Xilinx Spartan 6 LX150 (XC6SLX150) FPGA, Speedgrade 3N
  • High-Speed (480 MBit/s) USB-Interface via Mini-USB-Buchse (Typ B)
  • Cypress CY7C68013A EZ-USB FX2 Mikrocontroller
  • 128 Kbit EEPROM-Speicher (kann zum Laden der Firmware genutzt werden)
  • 2 Kbit MAC-EEPROM: enthält eindeutige, nicht löschbare MAC-Adresse
  • Hocheffiziente On-Board Stromversorgung:
    • Großer Eingangs-Bereich: 4.5 V - 16 V
    • 3,5 V @ 2,5 A
    • 4 x 1,2 V @ 8 A
  • On-Board-Temperatur-Sensoren (ab Rev. 2)
  • Großer Kühlkörper für aktive oder passive Kühlung
  • Schnelle FPGA-Konfiguration mittels CPLD: 24 MByte/s via USB
  • FPGA-Konfiguration / -Programmierung via USB mittels des EZ-USB FX2 SDK. (Keine JTAG-Adapter oder andere zusätzliche Hilfsmittel erforderlich.)
  • Kostenpflichtige ISE Lizenz oder Test-Lizenz für FPGA-Entwicklung erforderlich

Anwendungen

Das FPGA-Board ist für Berechnungen optimiert, welche wenig Bandbreite und Speicher benötigen, wie z.B.:
  • Bitcoin-Mining. Fertige Software hierfür befindet sich auf der BTCMiner-Seite
  • Monte-Carlo-Simulationen
  • Berechnung von Rainbow-Tables
  • Brute-Force-Algorithmen
  • Bioinformatische Algorithmen

[Inhalt]

SDK, Beispiele, Tutorials

Für das USB-FPGA-Board steht ein quelloffenes Firmware-Entwicklungskit mit plattform-unabhängiger Hostsoftware API zur Verfügung. Dieses SDK erlaubt die Festlegung der USB-Geräte-Deskriptoren mit nur wenigen Makro-Kommandos und ermöglicht so dem Entwickler einen schnellen Einstieg in die Firmware Programmierung.

Das SDK-Paket enthält eine Vielzahl von Beispielen welche als Ausgangspunkt für eigene Entwicklungen genutzt werden können.

Für mehr Informationen wird auf Abschnitt EZ-USB FX2 SDK verwiesen.

Weitere Dokumentationen einschließlich Tutorials befinden sich auf der ZTEX Wiki.

Funktions-Beschreibung

Die folgende Zeichnung zeigt die Maße sowie die Lage der beschriebenen Elemente.

Technische Zeichnung des Quad-Spartan 6 LX150 USB-FPGA-Board 1.15y für FPGA-Cluster und kryptographische Berechnungen
Klicken sie auf das Bild für eine größere Version oder laden Sie die PDF-Version herunter.

FPGA-Konfiguration

Es gibt zwei Möglichkeiten das FPGA zu konfigurieren:
  1. Vom USB. Das kann entweder mittels API (siehe configureFpga) oder mittels FWLoader oder dem DeviceServer erfolgen. Der DeviceServer ermöglicht den bequemem Zugriff auf das FPGA-Board mittels HTTP-Interface und Webbrowser als GUI.
  2. Via JTAG, siehe JTAG-Abschnitt unten. Das Hochladen des Bitstreams auf große FPGA's (wie XC6SLX150) via JTAG kann ziemlich lange dauern. Deshalb sollte die USB-Methode bevorzugt werden.

[Inhalt]

EEPROM-Adresse: JP1

Jumper JP1 legt die I2C-Adresse des EEPROM wie folgt fest:

JP1 I2C-Adresse
offen 0xA2
geschlossen 0xAA

Der EZ-USB FX2 Mikrocontroller sucht die Firmware an der Adresse 0xA2, welches die Standard-Adresse ist (Jumper offen).

Der Hauptzweck des Jumpers ist die Deaktivierung des EEPROM-Boot-Laders. Falls z.B. der EEPROM mit einer defekten Firmware programmiert wurde, kann der Mikrocontroller mit der internen Standard-Firmware gestartet werden, wenn JP1 während des Einschaltens geschlossen ist.

JP1 hat einen nicht verbundenen Pin der zum Parken des Jumpers genutzt werden kann. Die folgenden Bilder zeigen alle möglichen Jumper-Positionen:

     Quad-Spartan 6 XC6SLX150 USB-FPGA Modul 1.15y, Rev. 1 für kryptographische Berechnungen und FPGA-Cluster: JP1 open 1 Quad-Spartan 6 XC6SLX150 USB-FPGA Modul 1.15y, Rev. 1 für kryptographische Berechnungen und FPGA-Cluster: JP1 open 2           Quad-Spartan 6 XC6SLX150 USB-FPGA Modul 1.15y, Rev. 1 für kryptographische Berechnungen und FPGA-Cluster: JP1 closed     
Rev. 1: JP1 offen Rev. 1: JP1 geschlossen
    
     Quad-Spartan 6 XC6SLX150 USB-FPGA Modul 1.15y, Rev. 2 für kryptographische Berechnungen und FPGA-Cluster: JP1 open 1 Quad-Spartan 6 XC6SLX150 USB-FPGA Modul 1.15y, Rev. 2 für kryptographische Berechnungen und FPGA-Cluster: JP1 open 2           Quad-Spartan 6 XC6SLX150 USB-FPGA Modul 1.15y, Rev. 2 für kryptographische Berechnungen und FPGA-Cluster: JP1 closed     
Rev. 2: JP1 offen Rev. 2: JP1 geschlossen

[Inhalt]

FPGA-Status: LED1-LED4

LED1-LED4 zeigt den Konfigurations-Zustand des FPGA's wie folgt an:

LED<n> FPGA<n>
an unkonfiguriert
aus konfiguriert

Externe Stromversorgung: CON2 und CON3

CON3 ist eine Standard-Gleichstrombuchse mit 2,1mm Innenstift (+) und 5,5mm Zylinder (-) für eine Versorgungsspannung von 4.5 V bis 16 V.

CON2 ist eine steckbare Anschlussklemme. Die beiden äußeren Kontakte sing GND (-) und der innere Kontakt ist die Versorgungsspannung (+). Dieser Steckverbinder ist für hohe Ströme ausgelegt uns sollte deshalb bevorzugt werden. Der Anschluss-Block wird mitgeliefert.

CON2 of USB-FPGA Module 1.15y mit Quad Spartan 6 XC6SLX150 FPGA's

Wenn unstabilisierte Stromversorgungen genutzt werden, muss sichergestellt sein, dass die Spitzen-Leerlaufspannung kleiner als 16V ist, siehe auch Leitfaden zur Auswahl der Stromversorgung auf der Wiki.

Vorschläge zur Stromversorgung von FPGA-Clustern befinden sich auf der FPGA-Cluster-Stromversorgungen Seite der Wiki.

[TOC]

Konfigurations-Beschleuniger- und Taktverteiler-CPLD

Das CPLD beschleunigt die FPGA-Konfiguration auf bis zu 24MB/s und verteilt die Takt-Signale. Ein Blockdiagramm welches die Funktion des CPLD veranschaulicht wird unten abgebildet.

CPLD-Funktion beim Spartan 6 XC6SLX150 USB-FPGA Module 1.15y mit vier FPGA's für Kryptographische Berechnungen und FPGA-Cluster

Der schnelle Konfigurations-Modus benötigt einen Ausgangs-Endpoint des EZ-USB FX2. Die Firmware ermöglicht es, einen für benutzerdefinierte Kommunikation gedachten Endpoint (wieder-) zu verwenden. Wenn alle Endpoint-Puffer des EZ-USB FX2 für Eingangs-Endpoints benötigt werden, muss die FPGA-Konfiguration in normaler Geschwindigkeit (ca. 1 MByte/s) via Endpoint 0 erfolgen.

Das CPLD ist werksseitig programmiert. Eine Neu-Programmierung ist via CPLD-JTAG (CON9) möglich. Die Quell-Dateien und die jed-Datei können hier herunter geladen werden: usb-fpga-1.15y-cpld.zip.

[Inhalt]

FPGA-JTAG (CON4)

Das FPGA kann entweder über USB oder über JTAG konfiguriert werden. Wird das JTAG-Interface zum Konfigurieren des FPGA's verwendet, muss Bit 0-3 am Port E des EZ-USB FX2 Mikrocontrollers (=PROG_B an FPGA1-4) auf High gesetzt werden. Die geschieht automatisch wenn eine mit den SDK entwickelte Firmware geladen ist.

Der JTAG-Steckverbinder CON4 ist nicht standardmäßig installiert. Er wird auf Anfrage mitgeliefert.

Taktquellen

Auf dem FPGA-Board stehen zwei Taktquellen zur Verfügung: der Taktausgang des EZ-USB FX2, welcher normalerweise auf 48 MHz konfiguriert ist, und der Interface-Takt, welcher auf 30 MHz oder 48 MHz eingestellt werden kann. Aus diesen können mittels DCM's oder PLL's andere Takte im FPGA generiert werden.

The Takt-Signale werden mittels des CPLD verteilt.

Kühlkörper

Für Hochgeschwindigkeits-Anwendungen werden Kühlkörper benötigt. USB-FPGA-Module 1.15y sind für große Standard-Kühlkörper (bis 40 mm x 40 mm) mit Push-Pins und einem Loch-Abstand von 59 mm ausgelegt. Wenn die Eingangs-Spannung 12V beträgt, können CON5-8 zum Anschluss von Lüftern verwendet werden.

Vier Xilence COO-XPNB.F Kühlkörper gehören zum Lieferumfang. Dieser Kühlkörper kann aktiv und passiv genutzt werden. Bei passiver Nutzung sollte der Lüfter entfernt werden. Die Höhe des Kühlkörpers (ohne Lüfter) beträgt 35 mm. Die Höhe des Lüfters beträgt 11 mm.

Um eine ausreichend Wärmeübertragung sicher zu stellen, muss der Kühlkörper mittels Push-Pins und Wärmeleitpaste montiert werden.

Für eine Kühl-Lösung mit niedriger Bauweise werden Titan TTC-CSC03 Kühler empfohlen.

Liste der Verbindungen

Eine Liste der Verbindungen kann im Gnumeric- und Excel-Format heruntergeladen werden.

[Inhalt]

Bilder

Klicken Sie auf die Bilder für vergrößerte Versionen.

FPGA-Cluster-USB-FPGA-Modul 1.15y, Rev. 2 mit vier XC6SLX150 für kryptografische Berechnungen

USB-FPGA-Modul 1.15y, Rev. 2 ohne Kühlkörper. Das Quad-Spartan 6 LX150 (XC6SLX150) FPGA-Board ist für kryptographische Berechnungen optimiert und ermöglicht den Bau von kostengünstigen FPGA-Clustern mittels Standard-Komponenten.

FPGA-Cluster-USB-FPGA-Modul 1.15y, Rev. 1 mit vier XC6SLX150 für kryptografische Berechnungen

USB-FPGA-Modul 1.15y, Rev. 1 ohne Kühlkörper. Das Quad-Spartan 6 LX150 (XC6SLX150) FPGA-Board ist für kryptographische Berechnungen optimiert und ermöglicht den Bau von kostengünstigen FPGA-Clustern mittels Standard-Komponenten.

Quad-Spartan 6 XC6SLX150 FPGA-Board für Bitcoin-Mining

USB-FPGA-Modul 1.15y mit installiertem Kühlkörpers (gehört Lieferumfang). Dieses FPGA-Board besitzt vier Spartan 6 LX150 (XC6SLX150) FPGA und eignet sich vor Allem für kryptographische Berechnungen wie Bitcoin-Mining.


[Home]  [Impressum]   
© ZTEX GmbH