USB-FPGA-Modul:
Spartan 3 FPGA-Board mit USB 2.0-Mikrocontroller

Zum Shop Inhaltsverzeichnis Blockdiagramm Eigenschaften Firmware Entwicklungskit und Beispiele Funktions-Beschreibung     EEPROM-Adresse: JP1     FPGA Zustand: LED1     Flash Optionen     I/O-Verbinder     Pinliste und Liste der Verbindungen Bilder Zusätzliche Ressourcen Schaltplan (PDF) Eagle-Bibliothek des I/O-Verbinders Datenblatt der Xilinx Spartan 3 Familie von der Xilinx Homepage Cypress CY7C68013A/14A Datenblatt von der Cypress Homepage "EZ-USB Technical Reference Manual" von der Cypress Homepage Zubehör Stromversorgungs-Modul Experimentier-Board Referenz-Designs

Blockdiagramm

Eigenschaften

• High-Speed (480 MBit/s) USB-Interface via Mini-USB-Buchse (Typ B)
• Cypress CY7C68013A/14A EZ-USB-Mikrocontroller
• Xilinx Spartan-3 XC3S400 FPGA
• 60 General Purpose I/O's (GPIO):
  • 52 FPGA GPIO's
  • 8 EZ-USB FX2 GPIO's (4, wenn Flash-Option installiert)
• 20 spezial-I/O's (SIO):
  • 6 SIO's für die FPGA-Konfiguration einschließlich JTAG
  • 2 serielle Schnittstellen (4 Pins)
  • I²C-Interface (2 Pins)
  • 2 Interrupts
  • 3 Timer
  • 1 Takt-Ausgang
  • 1 Wakeup-Pin
  • 1 Breakpoint-Pin
• Externe Stromversorgung erforderlich:
  • 3,3 V; Versorgungsstrom anwendungsabhängig (siehe XC3S400-Datenblatt), empfohlen: ≥ 500 mA
  • 2,5 V; Versorgungsstrom anwendungsabhängig (siehe XC3S400-Datenblatt), empfohlen: ≥ 150 mA
  • 1,2 V; Versorgungsstrom anwendungsabhängig (siehe XC3S400-Datenblatt), empfohlen: ≥ 500 mA
  • Variable I/O-Spannung VCCO_RIGHT: 1,14...3,46 V; Versorgungsstrom anwendungsabhängig (siehe XC3S400-Datenblatt), empfohlen: ≥ 500 mA
  • Variable I/O-Spannung VCCO_TOP: 1,14...3,46 V; Versorgungsstrom anwendungsabhängig (siehe XC3S400-Datenblatt), empfohlen: ≥ 500 mA
  • Siehe Referenz-Stromversorgungen
• FPGA-Konfiguration / -Programmierung via USB mittels des EZ-USB SDK. (Keine JTAG-Adapter oder andere zusätzliche Hilfsmittel erforderlich.)
• 128 Kbit EEPROM-Speicher
• Flash-Speicher (optional)

[Inhalt]

EZ-USB SDK und Beispiele

Das SDK-Paket enthält eine Vielzahl von Beispielen welche als Ausgangspunkt für eigene Entwicklungen genutzt werden können.

Weitere Informationen befinden sich im Abschnitt EZ-USB SDK.

[Inhalt]

Funktions-Beschreibung

Die folgende Zeichnung zeigt die Maße sowie die Lage der beschriebenen Elemente.

Klicken sie auf das Bild für eine größere Version oder laden Sie die PDF-Version herunter.

EEPROM-Adresse: JP1

JP1	I2C-Adresse
offen	0xA2
geschlossen	0xAA

Der EZ-USB-FX2-Mikrocontroller sucht die Firmware an der Adresse 0xA2, welches die Standard-Adresse ist (Jumper offen).

Der Hauptzweck des Jumpers ist die Deaktivierung des EEPROM-Boot-Laders. Falls z.B. der EEPROM mit einer defekten Firmware programmiert wurde, kann der Mikrocontroller mit der internen Standard-Firmware gestartet werden, wenn die Pads des Jumpers JP1 während des Einschaltens kurzgeschlossen sind.

FPGA-Zustand: LED1

LED1	FPGA
an	unkonfiguriert
aus	konfiguriert

[Inhalt]

Flash Optionen

Es gibt zwei Optionen zum Nachrüsten der USB-FPGA-Module 1.2 mit Flash-Speicher. Beide Optionen werden auf die Rückseite des Moduls gelötet und sind an die Pins PE4 bis PE7 von Port E des EZ-USB angeschlossen, siehe Schaltplan.

Es kann jeweils nur eine Flash Option installiert werden.

Flash Option 1

• Besteht aus R8 (51kΩ Widerstand, SMD 1206 Gehäuse) und IC5 (AT45D*-kompatibler Flash IC, SOIC8 Gehäuse), siehe Schaltplan.
• Belegt Pins C9 bis C12 der I/O-Verbinders, d.h. diese Pins stehen der Anwendungsschaltung nicht mehr zur Verfügung.
• Hohe Zuverlässigkeit (20 Jahre Datenerhalt).
• Gegenwärtig keine Unterstützung durch das EZ-USB SDK.
• Installationshinweis: Pin 1 von IC5 ist durch eine "1" in der Kupferlage markiert.

Flash Option 2

• Besteht aus CON4 (Molex 500901-0801 - kompatibler microSD-Sockel), siehe Schaltplan.
• Keine permanente Belegung der Pins C9 bis C12 des I/O-Verbinders (Pins PE4 bis PE7 des EZ-USB), d.h. wenn keine Speicherkarte eingesetzt ist, stehen diese Pins der Anwendungsschaltung zur Verfügung.
• Unterstützung von microSD-Karten mit normaler und hoher Kapazität (SDHC)
• Bis zu 2 GByte Flash-Speicher.
• Wird unterstützt durch das EZ-USB SDK (Speicherkarten müssen den SPI-Modus unterstützen).

[Inhalt]

I/O-Verbinder

Zwei 2x32-Pin Steckverbinder mit 2,54mm-Raster liefern die I/O-Signale und werden für die Stromversorgung genutzt. Die Zeichnung zeigt die Position der Verbinder.

Der I/O-Verbinder der USB-FPGA-Module 1.2 ist mechanisch aufwärtskompatibel zum I/IO-Verbinder der Spartan 6 USB-FPGA-Module 1.11

In der Nähe des B1-Pins befindet sich eine Polarisierungs-Markierung in Form eines kleinen Loches, siehe Zeichnung. Um Beschädigung zu vermeiden muss die Polarisierungs-Markierung (Loch) aller miteinander verbundenen Module gleich ausgerichtet sein.

[TOC]

Pinliste and Liste der Verbindungen

Die Pinliste des I/O-Verbinders und die Liste der Verbindungen können im Gnumeric- oder Excel-Format heruntergeladen werden. Diese Dateien beinhalten die Daten für alle USB-FPGA-Module einschließlich Kompatibilitätsinformationen. (Achtung: Die Dateien enthalten mehrere Blätter.)

Es folgt die Pinliste des I/O-Verbinders:

Pin-Liste
	A	B		C	D
1	5..15V	5..15V		USB_5V	USB_5V	1
2	GND	GND		5V (unbenutzt)	5V (unbenutzt)	2
3	INT4	T0		CLKOUT	5V (unbenutzt)	3
4	T1	T2		GND	GND	4
5	BKPT	GND		INT5#	WAKEUP*	5
6	SCL	SDA		3.3V	3.3V	6
7	3.3V	3.3V		VCCO_TOP	VCCO_TOP	7
8	TxD0	RxD0		GND	5~L20P_7	8
9	TxD1	RxD1		PE7	4~IO/VREF_7	9
10	2.5V	2.5V		PE6	2~IO_L01N_7/VRP_7	10
11	1.2V	1.2V		PE5	1~IO_L01P_7/VRN_7	11
12	74~IO_L01N_3/VRP_3	73~IO_L01P_3/VRN_3		PE4	141~IO_L01N_0/VRP_0	12
13	76~IO	GND		PE3	140~IO_L01P_0/VRN_0	13
14	78~IO_L20N_3	77~IO_L20P_3		PE2	137~IO_L27N_0	14
15	80~IO_L21N_3	79~IO_L21P_3		PE1	135~IO_L27P_0	15
16	3.3V	3.3V		PE0	132~IO_L30N_0	16
17	83~IO_L22N_3	82~IO_L22P_3		GND	131~IO_L30P_0	17
18	85~IO_L23N_3	84~IO_L23P_3/VREF_3		2.5V	2.5V	18
19	87~IO_L24N_3	86~IO_L24P_3		1.2V	130~IO_L31N_0	19
20	90~IO_L40N_3/VREF_3	89~IO_L40P_3		128~IO_L32N_0/GCLK7	129~IO_L31P_0/VREF_0	20
21	GND	GND		125~IO_L32N_1/GCLK5	127~IO_L32P_0/GCKL6	21
22	VCCO_RIGHT	VCCO_RIGHT		123~IO_L31N_1/VREF_1	124~IO_L32P_1/GCLK4	22
23	1.2V	1.2V		119~IO_L28N_1	122~IO_L31P_1	23
24	93~IO_L40N_2	92~IO_L40P_2/VREF_2		116~IO	118~IO_L28P_1	24
25	96~IO_L24N_2	95~IO_L24P_2		112~IO_L01P_1/VRN_1	113~IO_L01N_1/VRP_1	25
26	98~IO_L23N_2/VREF_2	97~IO_L23P_2		GND	GND	26
27	100~IO_L22N_2	99~IO_L22P_2		VCCO_TOP	VCCO_TOP	27
28	103~IO_L21N_2	102~IO_L21P_2		1.2V	1.2V	28
29	105~IO_L20N_2	104~IO_L20P_2		2.5V	TDI	29
30	108~IO_L01N_2/VRP_2	107~IO_L01P_2/VRP_2		M0	TMS	30
31	VCCO_RIGHT	VCCO_RIGHT		M1	TCK	31
32	GND	GND		GND	TDO	32

Zusammenfassung
A/B			C/D
FPGA-IO	29		FPGA-IO	23
Serial	4		FX2-IO	8
I2C	2		CLK	1
Timer	3		Interrupt	1
Interrupt	1		Wakeup	1
Breakpoint	1		JTAG	6
3.3V	4		3.3V	2
VCCO_RIGHT	4		VCCO_TOP	4
2.5V	2		2.5V	3
1.2V	4		1.2V	3
5..15V	2		5V	3
GND	8		USB 5V	2
			GND	7
FPGA-GPIO	29		FPGA-GPIO	23
SIO (spezial-I/O)	11		FX2-GPIO	8
Power	24		SIO (spezial-I/O)	9
Summe	64		Power	24
			Summe	64

[Inhalt]

Bilder

Klicken Sie auf die Bilder für vergrößerte Versionen.

Oberseite des USB-FPGA-Moduls 1.2.

Größenvergleich des USB-FPGA-Moduls 1.2.